طراحی و پیاده سازی مبدل آنالوگ به دیجیتال با تقریب متوالی sar-adc بهبودیافته با تأکید بر کاهش توان، افزایش کارایی و تغییر ساختار

مبدل های تقریب متوالی یا به عبارتی دیگر sar adc یکی از متداول ترین انتخاب ها برای کاربردهای با سرعت نمونه برداری میانی و قدرت تفکیک بالا و توان مصرفی کم هستند. این مبدل ها در ساختار خود تنها از یک مقایسه گر آنالوگ استفاده می کنند؛ بنابراین علاوه بر مصرف توان بسیار کمتر از سایر مبدل ها، برای رزولوشن های بالاتر، ابعاد مداری بسیار کوچک تری خواهند داشت. در این کار سعی شده است در طراحی مبدل sar از المان هایی با پیچیدگی مداری و مصرف توان کم استفاده شود. مبدل داده sar طراحی شده شامل یک dac خازنی با توزیع مجدد بار و مقایسه گر دینامیکی دوطبقه و لاجیک کنترلی sar دارای sequencer و ring counter می باشد. طراحی مدار مقایسه گر از قسمت های اصلی طراحی مبدل های داده می باشد در این کار پس از مطالعه انواع مقایسه گرها از قبیل حلقه باز، مقایسه گر دارای لچ و طبقه پیش تقویت کننده و مقایسه گر دینامیکی دارای لچ، مشخص شد که مقایسه گر های دینامیکی مصرف توان کم تری را نسبت به سایر مقایسه گر ها مصرف می کنند. سرانجام بر اساس این مطالعات، یک مبدل داده 10 بیتی با مصرف توان بسیار کم در تکنولوژی nm۱۸۰ طراحی شده است. بهبود زمان آرامش مدار dac در بهبود توان و عملکرد مبدل dac و به طور متعاقب عملکرد مبدل adc مؤثر می باشد. عمده فعالیت های بهبود کارایی زمانی در بهبود زمان نشست خلاصه می شود که این کار از طریق اصلاح داخلی مدار dac انجام می شود. در این کار با تمرکز بر مبدل های dac یک روش نو ارائه می گردد که در آن برای dac بدون جبران سازی یا تغییر داخلی و فقط با تغییر مدل داده در باس ورودی و فرمان های آن، بهبود کارایی حاصل می شود برای این منظور از ایده posicast استفاده می شود. dac موردمطالعه یک radix dac -۴ می باشد. مدار پیش پردازش باس ورودی، پالس پوزیکست را تولید کرده و به dac اعمال می کند. بر اساس نتایج شبیه سازی شده می توان بدون هیچ تغییر داخلی، سرعت کلاک زنی را افزایش داد.